VHDL : langage, modélisation, synthèse

Name: VHDL : langage, modélisation, synthèse
Brand: Recyclivre
Author: Jean-Michel Bergé
ISBN: 9782880743611

Jean-Michel Bergé

15/05/1998
Presses polytechniques et universitaires romandes

NC (0 avis)

Couverture de VHDL : langage, modélisation, synthèse par Jean-Michel Bergé

Résumé

VHDL est un langage de description de systèmes matériels (cartes électroniques, circuits intégrés, circuits programmables, etc.) mondialement utilisé. Le nombre d'outils construits autour de VHDL est impressionnant : simulateurs, outils de synthèse, outils de preuve, outils de spécification graphique...

Le langage VHDL est aujourd'hui enseigné dans presque toutes les écoles et universités traitant du domaine de la conception électronique. Cet ouvrage a pour ambition d'être un cours complet destiné à l'ingénieur, à l'enseignant et à l'étudiant.

Au carrefour de l'électronique et de l'informatique, cette édition revue et augmentée (VHDL'93, synthèse) du premier volume offre trois points d'entrée complémentaires. Le premier présente les différents concepts du langage en y incluant les récentes évolutions liées à la nouvelle normalisation de 1993. ...